Zitat von crais1997 Was Tante_Horscht zur Verrieglung geshrieben hat, macht für mich am meisten Sinn. Einfach aus dem Grund, weil man mit 8 NAND - Gattern und dem Lochrasterfeld nicht allzu viel möglichkeiten mehr hat. Die 2 übrigen NAND Gatter legt man einfach an die Vcc und die Ausgänge lässt man unbeschlatet. Daurauf bereit ich auch mein Layout vor (theoretisch).
Sollten die Ausgänge wirklich unbeschaltet sein? Ich meine mal gehört zu haben, dass man bei IC's die nicht verwendeten Pins nicht "in der Luft" hängen lässt sondern notfalls auf Masse legt. Kann das bitte jemand klären?
Die restlichen 2 Gatter sind ja nicht intern mit den anderen verbunden, ansonsten sollte man sie dann jenach auf Masse setzen oder Vcc
Zitat von Dönerstag in welcher Aufgabe muss den ein Lasten oder Pflichtenheft erstellt werden?
Du erhälst von den Prüfern, in deiner Prüfung noch weitere theoretische Aufgaben. Und in manchen Prüfungen sollte halt ein Lasten und Pflichtenheft erstellt werden, sprich, es könnte auch bei uns abgefragt werden.
Zwei Dinge sind unendlich, das Universum und die menschliche Dummheit, aber bei dem Universum bin ich mir noch nicht ganz sicher.
Also, ich hab mal das Datenblatt vom 74HCT00 durchgelesen und bin auf keinen Tristate gestoßen, da dieser nur zwei Zustände hat. Lege ich dann einfach die unbenutzen Eingänge auf Vcc und die Ausgänge auf GND oder lasse ich sie einfach unbeschaltet, so wie es hier auch schon erwähnt wurde?
Zitat von Luginio Also, ich hab mal das Datenblatt vom 74HCT00 durchgelesen und bin auf keinen Tristate gestoßen, da dieser nur zwei Zustände hat. Lege ich dann einfach die unbenutzen Eingänge auf Vcc und die Ausgänge auf GND oder lasse ich sie einfach unbeschaltet, so wie es hier auch schon erwähnt wurde?
wir haben es wie gesagt aufgebaut und es funktionierte wenn sie unbesachaltet waren^^